該当件数 957

Intel:MAX® 10 User Flash Memory (UFM) に初期値ファイル (Word 245760, Size 32) を指定しSynthesis を実行すると下記ワーニングが表示されます。hex ファイルに問題がありますか?

<ワーニングメッセージ>Warning (113006): Word addressed memory initialization file "***.hex" was read in the byte-addressed format File: /***.hex Line: 1Warning (113015): Width of data items in "***.hex" is g...

Intel:CMU PLL は、どのような PLL ですか?

カテゴリ:IP (PLL)ツール:-デバイス:Stratix® V、Arria® V、Cyclone® VCMU PLL は、Stratix® V/Arria® V/Cyclone® V のトランシーバ・ブロックの送信チャネルに対して、送信能力に見合った送信クロックを生成します。また、CMU PLL は トランシーバ・ブロックの受信チャネルのクロック・データ・リカバリ(CDR)用 PLL と...

Intel:Remote System Update IP のレジスタにアクセスしていますが、ドキュメントに記載の通りの動作をしていません。なぜですか?

カテゴリ:IP(その他)ツール:Quartu® Primeデバイス:Cyclone® Vレジスタへのアクセス方法によって参照するマップが異なります。下記ドキュメントから該当項目をご参照ください。Altera Remote Update IP Core User Guidehttps://www.intel.com/content/dam/www/programmable/us/en/pdfs...

Intel:Cyclone® V では Assignments Editor の Location の項目に DSP がありませんが、DSP ブロックの配置を指定できますか?

カテゴリ:Quartus® Primeツール:Quartus® Primeデバイス:Cyclone® VAssignments Editor の Location の項目にはありませんが、Value 欄に DSP_X00_Y0_N0 という形式で直接記載するとDSP ブロックを指定できます。

Intel:リモート・サーバーに SSH ログインしてコンパイルする際、接続断した後もコンパイルを継続させることはできますか?

カテゴリ:Quartus®ツール:Quartus® Primeデバイス:-SSH で作業をする場合、通信が途絶えると実行中の処理が終了してしまうため、FPGA のコンパイルなど、比較的実行時間が長い作業を行う場合は、screen を使用すると接続断後もセッションが継続するため便利です。手順は以下となります。※ Windows マシンから Linux サーバーに対して teraterm で S...

Intel:Minimal Preloader (MPL) 内のどこで Qsys で設定した QSPI のクロック値が反映されるのかを教えてください。

カテゴリ:SoCツール:SoC EDSデバイス:Cyclone® Valt_qspi_init()alt_qspi_enable()共に alt_qspi.c において書かれている関数です。<Drive>:\altera\15.1\embedded\ip\altera\hps\altera_hps\hwlib\src\hwmgr\alt_qspi.c特に Qsys で設定した Q...

Intel:Cyclone® V の IO Bank 9A のピン構成で VCCIO と VCCPD のピンがありませんが、なぜですか?

カテゴリ:仕様ツール:Quartus® Primeデバイス:Cyclone® VCyclone® V の Bank 9Aは、コンフィグレーションピン専用の構成 Bank のため VCCIO または VCCPD 電圧ピンがありません(参考)Why are there no VCCIO and VCCPD pins associated with bank 9A in the pin-out f...

Intel:Stratix® V はパーシャル・リコンフィグレーションをサポートしていますか?

カテゴリ:仕様ツール:Quartus® Primeデバイス:Stratix® VStratix® V はパーシャル・リコンフィグレーションをサポートしています。(参考)Intel Quartus Prime Standard Edition User Guide: Partial Reconfigurationhttps://www.intel.com/content/www/us/en/p...

Intel:Cyclone® V でパーシャル・リコンフィグレーションをサポートしている型番を教えてください。

カテゴリ:仕様ツール:Quartus® Primeデバイス:Cyclone® VCyclone® V FPGA でパーシャル・リコンフィグレーションをサポートするデバイスは、型番の最後が "SC" のものです。例: 5CGXFC9E6F35I8NSChttps://www.intel.com/content/www/us/en/programmable/documentation/wck15...

Intel:Arria® 10 でパーシャル・リコンフィグレーションを設計する際に、インテル® Quartus® Prime スタンダード・エディションで設計することは可能ですか?

カテゴリ:仕様ツール:Quartus® Primeデバイス:Arria® 10Arria® 10 でパーシャル・リコンフィグレーションを設計する場合は、Quartus® Prime プロ・エディションをご使用ください。https://www.intel.com/content/www/us/en/programmable/documentation/tnc1513987819990.html

Intel:Cyclone® V でパーシャル・リコンフィグレーションを設計する際に、インテル® Quartus® Prime ライト・エディションで設計することは可能ですか?

カテゴリ:仕様ツール:Quartus® Primeデバイス:Cyclone® VCyclone® V でパーシャル・リコンフィグレーションを設計する場合は、Quartus® Prime スタンダード・エディションをご使用ください。https://www.intel.com/content/www/us/en/programmable/documentation/wck152945073151...

Intel:Arria® 10 SoC で FPGA を経由した Ethernet MAC インターフェイスは何が使えますか?

カテゴリ:SoCツール:Quartus® Prime (Platform Designer)デバイス:Arria® 10Arria® 10 SoC の FPGA 側の I/O を利用する Ethernet MAC インターフェイスは MII、GMII、RMII、RGMII、SGMII の 5種類に対応しています。ただし、プラットフォーム・デザイナー上で FPGA Routing を選択する際...