該当件数 85

Intel:Cyclone® 10 GX で Altera GPIO IP(Verilog で生成)を ModelSim® でシミュレーションすると、vsim-3033 のエラーが発生します。

カテゴリ:シミュレーションツール:ModelSim®デバイス:Cyclone® 10シミュレーションに必要なライブラリが足りていない可能性があります。twentynm、twenthnm_hip、twentynm_hssi のライブラリを追加して試してください。(編集例)IP 生成時に作られる msim_setup.tcl に以下を追記します。・alias dev_com { の欄に下記を追加...

Intel:Quartus® Prime v15.1 で Cyclone® V の PLL を含めたシミュレーションを NativeLink で実行すると、実行途中で止まってしまいます。

カテゴリ:シミュレーションツール:ModelSim®-AE / ASEデバイス:Cyclone® Vシミュレーション用に出力された PLL の .vo ファイルにある周波数の記述を MHz から ps 単位に変更して試してください。編集前<pll_name>.output_clock_frequency0 = "xxxxxxx MHz",編集後<pll_name>.o...

Intel:ModelSim® の Wave Editor 機能にて生成したテストベンチ・ファイルのクロックがトグルしません。

カテゴリ:シミュレーションツール:ModelSim®デバイス:-テストベンチ・ファイルを Export する際に ps 以外の Time Unit を選択しても反映されない場合があります。Time Unit を ps のままで End Time を指定して、テストベンチを出力して確認してみてください。

Intel:ModelSim® などでシミュレーションを行う時、基板上で Pull-Down している入力信号をテストベンチでどのように記述すれば良いですか?

カテゴリ:シミュレーションツール:ModelSim®デバイス:-Verilog-HDL の場合、Pull-Down したい信号を wire 宣言とは別に同じ信号名で pulldown 宣言を行います。例)wire data; // Pull-Down の対象信号pulldown (data); //基板上の Pull-Down を記述  ←具体的な記述例なお、この記述はテストベンチ(シミュレ...

Intel:Cyclone® 10 LP において、Verilog HDL を使用した PLL IP のシミュレーションに関する既知の問題はありますか?

カテゴリ:シミュレーションツール:Quartus® Prime、ModelSimデバイス:Cyclone® 10Quartus® Prime Standard Edition または Lite Edition の v17.0 および v17.1 において Verilog HDL を使用した RTL レベル・シミュレーションを実行する際、Cyclone® 10 LP の ALTPLL シミュレ...

Intel:ModelSim® の transcript に表示されるメッセージの最初の方が消えてしまいます。

カテゴリ:シミュレーションツール:ModelSim® / Questa® Simデバイス:-ModelSim® / Questa® Sim では、transcript に表示されるメッセージの行数の初期設定が 5000行になっています。5000行を超えたメッセージは、古い行から削除されます。表示行数を増やすには、下記のように設定を変更してください。[手順]ModelSim® / Questa...

Intel:ModelSim® でバッチ・モード(GUI を起動しない)でシミュレーション実行する方法はありますか?

カテゴリ:シミュレーションツール:ModelSim®デバイス:-コマンド・プロンプトから対象デザインのワーキング・ディレクトリに移動し、vsim 実行時に -c コマンドをつけて実行すると、GUI を起動せずにシミュレーション実行可能です。環境変数の PATH に ModelSim® の実行ファイル・パスを追加しておくことが必要です。例)スクリプトファイルを使用する場合vsim -c -do...

Intel:FPGA 内蔵メモリの Initialize File ファイルとして、MIF ファイルを使用することは可能ですか?

カテゴリ:シミュレーションツール:ModelSim®デバイス:-ModelSim® では MIF や通常サポートされている Initialize File の HEX をダイレクトに読み込めません。フォーマットを変換するための DLL ファイル(convert_hex2ver ユーティリティ)が必要です。Quartus® II v5.1 以降では、altera_mf ライブラリに conve...

Intel:ModelSim® の波形ウィンドウ(wave window)で表示波形の色を変更する方法を教えてください。

カテゴリ:シミュレーションツール:ModelSim® / Questa®デバイス:-GUI で波形の色指定する方法は、以下の通りです。[手順]wave window で色を変更したい信号を ハイライトし、右クリック > Properties.. を選択Color Settings から波形と信号名の色を変更また、コマンドで波形の色指定する方法は、以下の通りです。[手順]add wave...

Intel:ALTCLKCTRL IP で glitch-free オプションを使用します。シミュレーションで CLKSEL が有効になっていないように見えているのですが、何か設定が必要ですか?

カテゴリ:シミュレーションツール:Quartus® Prime / ModelSim®デバイス:Cyclone® Vglitch-free オプションを使ったデザインでシミュレーションを行う場合には、ena ポートも有効にして 1 でドライブする必要があります。

Intel:LOAN_IO を設定してシミュレーションを実施すると ._hps_io_gpio_inst_LOANIO が Hi-Z になってしまいます。なぜでしょうか?

カテゴリ:SoCツール:Quartus® Prime / ModelSim®デバイス:-シミュレーションで h2f_loan_io_out/oe を制御し hps_io_gpio_inst_LOANIO に反映させることはできません。Qsys で生成される Simulation Model を確認すると、それぞれの信号が HPS IP 内で別の BFM に接続されていることがわかります。その...

Intel:VCD を WLF へ変換する方法を教えてください。

カテゴリ:シミュレーションツール:ModelSim®デバイス:-下記コマンドを Transcript ウィンドウに入力してください。vcd2wlf <入力 VCD ファイル名>.vcd <出力 WLF ファイル名>.wlf