該当件数 155

Intel:Arria® 10 でパーシャル・リコンフィグレーションを設計する際に、インテル® Quartus® Prime スタンダード・エディションで設計することは可能ですか?

カテゴリ:仕様ツール:Quartus® Primeデバイス:Arria® 10Arria® 10 でパーシャル・リコンフィグレーションを設計する場合は、Quartus® Prime プロ・エディションをご使用ください。https://www.intel.com/content/www/us/en/programmable/documentation/tnc1513987819990.html

Intel:Arria® 10 SoC で FPGA を経由した Ethernet MAC インターフェイスは何が使えますか?

カテゴリ:SoCツール:Quartus® Prime (Platform Designer)デバイス:Arria® 10Arria® 10 SoC の FPGA 側の I/O を利用する Ethernet MAC インターフェイスは MII、GMII、RMII、RGMII、SGMII の 5種類に対応しています。ただし、プラットフォーム・デザイナー上で FPGA Routing を選択する際...

Intel:Arria® 10 同士を対向させ PCI-Express (PCIe) Root Port - Endpoint (Avalon-ST インターフェイスを使用) の設計をしています。Endpoint 側から、自身に設定されている Configuration 空間の情報を取得することは可能ですか?

カテゴリ:PCI-Expressツール:-デバイス:Arria® 10PCIe システムでは、基本的に Root Port 側から Configuration Transaction を発行して、Endpoint 側の Configuration Read/Write を実施しますが、デバッグ用途で LMI というインターフェイスが用意されています。(参考)Intel® Arria® 10 ...

Intel:Arria® 10 で PCI-Express (PCIe) with DMA IP を使用していますが、コンパイルでエラーが発生します。回避方法について教えてください。

<エラーメッセージ>Error (10166): SystemVerilog RTL Coding error at file_name.sv(xxx): always_comb construct does not infer purely combinational logic.Error (12152): Can't elaborate user hierarchy "instance...

Intel:PCI-Express (PCIe) の Configuration via Protocol (CvP) の3つのモード「Initialization mode / update mode / Autonomous mode」について、100ms 以内の起動(PCIe 規格)を満たすための注意点はありますか?

カテゴリ:PCI-Expressツール:Quartus® Primeデバイス:Arria® 10CvP の Initialization mode を使用する場合、Autonomous mode を有効にする必要があります。

Intel:Arria® 10 で Native PHY を使用しています。Analog Parameter を変更したいのですが、IP の生成画面で変更できますか?

カテゴリ:トランシーバーツール:Quartus® Primeデバイス:Arria® 10Analog Parameter は Assignment Editor や QSF での設定が必要です。設定値の内容、デフォルト値については下記のユーザーガイドに記載があります。(参考)Intel® Arria® 10 Transceiver PHY User Guidehttps://www.inte...

Intel:Arria® 10 SoC で Reference Manual 内の Table 339. Boot Source MUX Selects にある CM_PLL_CLK1 とはどのような設定ですか?

カテゴリ:SoCツール:Quartus® Prime / SoC EDSデバイス:Arria® 10Intel® Arria® 10 Hard Processor System Technical Reference Manual に記載されている CM_PLL_CLK[4:0] は Internal Test 用の信号になりますので、ユーザーは使用しないようにしてください。Intel® A...

Intel:Arria® 10 は、1つの DSP ブロックに2つの乗算器をもつモードがありますが、2つの乗算を1つの乗算器に配置することはできますか?

カテゴリ:DSPツール:Quartus® Primeデバイス:Arria® 10通常は、DSP ブロックが足りなくなると Quartus® Prime でコンパイル時に自動でパッキングを行います。意図的に実施する場合は、Logic Lock 機能で 2乗算器を 1DSP Block に割り当てる指定をすることによって、18x19 bit の独立の2乗算器を 1DSP Block で fitt...

Intel:Arria® 10 で ADME を有効にし、Transceiver Toolkit を使用しています。この環境だと Hard PRBS を使用して Data のチェックを実施することになりますが、測定の際任意のテスト・パターンを指定することは可能ですか?

カテゴリ:トランシーバツール:Quartus® Primeデバイス:Arria® 10ADME を使用した Hard PRBS では任意の Data パターンを印加できません。その場合、Hard PRBS の代わりに、Soft PRBS (Altera Avalon Data Pattern Generator & Checker) を接続し、RTL を編集することで対応可能です。

Intel:Arria® 10 の温度センサ IP(Altera Temperature Sensor)はどのようなタイミングで温度を測定しますか?

カテゴリ:IP(その他)ツール:Quartus® Primeデバイス:Arria® 10Reset がデアサートされた状態で、corectl がアサートされている状態であれば、1024 サイクル毎に eoc が 1T 幅でアサートされます。その際に更新された Tempoutは、次の eoc アサートまで値を保持されます。

Intel:ALTERA_FP_FUNCTIONS IP では、Arria® 10 の場合 Enable Hardware Floating Point を ON/OFF することでどのように影響しますか?

カテゴリ:DSPツール:Quartus® Primeデバイス:Arria® 10Enable Hardware Floating Point を ON/OFF することで DSP の使用/不使用を指定できます。その場合レジスタを含むリソース内容が変化し、レイテンシも異なる値になる場合がありますので、レポート内容をご確認ください。DSP リソースの不足を補うために使用する場合、レイテンシの違い...

Intel:Arria® 10 で Multiply Accumulateを実装するには Native Floating point DSPと Floating Point IP のどちらを使えば良いですか?

カテゴリ:DSPツール:Quartus® Primeデバイス:Arria® 10Multiply Accumulate(積和演算)についてはどちらも対応モードが用意されていますので、IP の設定によってはどちらも同じ結果となる場合もあります。それぞれ下記の様な違いがあります。[Arria 10 Native Floating Point DSP IP]DSP ブロック1個の実装に特化(リソー...