該当件数 237

Intel:Arria V SoC で アルテラ Linux を使用する際、u-boot をカスタマイズする方法を教えて下さい。 ケース1: シリアル通信速度を変更したい

Arria V SoC で アルテラ Linux を使用する際、u-boot をカスタマイズする方法を教えて下さい。 ケース1: シリアル通信速度を変更したいデバイス : Arria® V カテゴリ : SoC Preloader / U-boot のソースツリーに含まれる編集対象ファイル (uboot-socfpga/include/configs/socfpga_common.h...

Intel:Arria V SoC で アルテラ Linux を使用する際、u-boot をカスタマイズする方法を教えて下さい。ケース3: Linux が使用できるメモリ容量を制限したい

デバイス : Arria® V カテゴリ : SoC Preloader / U-boot のソースツリーに含まれる編集対象ファイル (uboot-socfpga/include/configs/socfpga_common.h) を編集することで対応可能です。 該当する定義を書き換えた上で Preloader, U-boot をリビルドしてご使用ください。 <Linux が使用でき...

Intel:u-boot から Linux を起動する際に Linux に渡すメモリ・サイズを制限する方法を教えてください。

u-boot の環境変数にパラメータを追加することで実現可能です。 (手順1) U-boot のプロンプトを表示 5秒 以内に何かキーを入力し u-boot のコンソールを有効にします。 (手順2) u-boot 環境変数の編集 下記コマンドを実行し "mmcboot" を編集します。下記例は、512MB のみ Linux に渡す設定例です。 #editenv mmcbootsetenv b...

DS-5 Altera Edition 付属の ARMCC でサポートされている CPU タイプを教えて下さい。

ツール : SoC EDSDS-5 Altera Edition 付属の ARMCC では 3 つの CPU タイプをサポートしています。 armcc --cpu=list の実行結果を以下に示します。armcc --cpu=list The following arguments to option 'cpu' can be selected: --cpu=Cortex-A...

Cyclone V SoC にて MAIN_CLK, Peripheral_CLK, SDRAM_CLK, OSC1_CLK を同一周波数で使用する場合 HPS_CLK1 のみ入力して使用することは可能でしょうか?

カテゴリ:SoCツール:Quartus® IIデバイス:Cyclone® V同一周波数で運用する場合は、HPS_CLK1 のみで問題ありません。

Hard Processor System (HPS) の f2h_irq0 端子 (FPGA 側から HPS 側への割り込み信号) に、periphclk とは別のクロックに同期した割り込み信号を入力して問題ないでしょうか?

カテゴリ:SoCツール:Quartus® II (Qsys)デバイス:-非同期の割り込み信号を使用して問題ありません。非同期の信号であっても periphclk で同期化される構造となっています。

Cyclone V SoC にて、FPGA-HPS (Hard Processor System) 間の SDRAM インタフェースの AXI バスのポート数を増やす方法はありますか?

カテゴリ:SoCツール:-デバイス:Cyclone® VCyclone V SoC の FPGA-HPS 間の SDRAM インタフェースの最大ポート数は AXI の場合、3ポートとなります。ただし、1つの AXI スレーブ・ポートに対して、複数の AXI マスタを接続することが可能です。このとき、Qsys が自動的にアービタを挿入し、バスの調停を行います。このため、FPGA 側の AXI ...

Arria 10 Hard Processor System Technical Reference Manual は、どこから入手できますか?

カテゴリ:SoCツール:-デバイス:Arria® 10Arria 10 Hard Processor System Technical Reference Manual は、以下の URL から入手できます。https://www.altera.com/en_US/pdfs/literature/hb/arria-10/a10_5v4.pdf

DE0-Nano-SoC キットと Atlas-SoC キットの違いは何ですか?

カテゴリ:SoCツール:-デバイス:Cyclone® VDE0-Nano-SoC キットと Atlas-SoC キットはハードウェア、つまりボードは全く同じものです。キットに付属されているリソースが異なります。そのため、DE0-Nano-SoC キットのリソースを Atlas-SoC キット上で使用したり、その逆(Atlas-SoC キットのリソースを DE0-Nano-SoC キットで使用...

Atlas-SoC キットと DE0-Nano-SoC キットの SD カード・イメージは、どこで入手できますか?

Atlas-SoC キットと DE0-Nano-SoC キットのリソースは、以下のリンク先から入手できます。Atlas-SoC キットhttp://rocketboards.org/foswiki/view/Documentation/AtlasSoCSdCardImage#PrerequisitesDE0-Nano-SoC キットhttp://www.terasic.com.tw/cgi-...

Arria 10 SoC にて、SDRAM 関連のパラメータ(Hard Memory Controller (HMC) の設定)を変更した場合に U-boot/U-boot dts の再生成は必要ですか?

カテゴリ:SoCツール:SoC EDSデバイス:Arria® 10再生成が必要です。詳細には、U-boot のみ再生成が必要、U-boot dts は不要です。U-boot 内にも SDRAM 関連のパラメータを参照、設定している箇所があるので U-boot バイナリは再ビルドしたものを使用してください。U-boot dts ファイルに関しては差分が生じないため、SDRAM パラメータ変更後...

Arria V SoC デバイスの ARM コアのバージョンは何ですか?

カテゴリ:SoCツール:-デバイス:Arria® VArria V SoC デバイスは、以下バージョンのコアを使用しています。Cortex-A9 Core:r3p0L2-310 Level 2 Cache Controller:r3p3