該当件数 237

アルテラ社製 Cyclone V SoC Development Kit RevC を使用して、PCIe の Endport の評価をしています。 その際、Host 側の SSC の設定の有無によって Link up の状況に差が出ています。 何か考えられる原因はありますか?

アルテラ社製 Cyclone V SoC Development Kit を使用する場合、PCIe Ref Clk 部分の基板上の接続を変更する必要があります。 Root Port として使用 => R253、R254、R249、R251 を接続 (Default の接続) End Point として使用 => 上記の抵抗を外し、R250 と R252 を接続

Arria V SoC デバイスでスピード・グレードが I3 の場合の VCC_HPS ピンは 1.15 V 供給で正しいですか?

カテゴリ:仕様ツール:-デバイス:Arria® V Arria V SoC デバイスの VCC_HPS ピンは Hard Processor System (HPS) 用の電源ピンです。Pin Connection Guideline(ピン接続ガイドライン)には I3 スピード・グレードでは 1.15 V 供給と書かれていますが、旧バージョンのデバイス・データシートには 1.1 V 供給と書...

DS-5 において Baremetal アプリケーションをデバッグしているとき、AXI bridge (HPS2FPGA/LWHPS2FPGA) 領域にアクセスすると、実行が止まってしまいます。考えられる原因はなんでしょうか?

ツール : SoC EDS AXI bridge の設定処理が行われていない事に起因するものと思われます。下記のいずれかで AXI bridge の設定を行うことで解決します。  ・Preloader で AXI bridge の設定を行う。  ・ユーザープログラムで AXI bridge の設定を行う。(レジスタ直接制御か、HWLib を利用する) ...

Linux アプリケーションからレジスタを参照する方法を教えてください。

カテゴリ:SoCツール:-デバイス:-Linux のアプリケーション空間からは、通常、レジスタ・アクセスを行う事ができません。レジスタ・アクセス用のドライバを作成するか、mmap を利用してアクセスすることになります。

デバイス・ツリーはどのように作成すれば良いのですか?

ツール : SoC EDS デバイス : Arria V RocketBoards の下記のページに説明が記載されています。  http://www.rocketboards.org/foswiki/Documentation/GSRDDeviceTreeGenerator 基本的には説明通りにコマンドを実行ください。 なお、SoC EDS のインスト...

SoC EDS v13.1 で HWLib を利用していますが、ACP ID Mapper の設定用 API を呼び出すと、常に結果がエラー (ALT_E_BAD_ARG) になってしまいます。原因と対策を教えてください。

<対象API>alt_acp_id_map_fixed_read_set() ツール:SoC EDS ツール・バージョン:13.1 デバイス:Cyclone V 本件は、HWLib の不具合となっております。 将来的に修正される予定ですが、最新の HWLib (SoC EDS v14.0 正式版に付属) では修正されていないため、API 冒頭で行う引数チェックの判定文を以下...

SoC のAccelerator Coherency Port (ACP) を利用する際に、ACP ID Mapper の設定以外に必要となる設定事項を教えてください。

ツール:SoC Embedded Design Suite (SoC EDS) デバイス:Cyclone® V ACP 利用の際には、以下 2 点の設定が必要となります。 SMP ビットは既に設定済みのようなので、以下の「SCU (Snoop Control Unit) の初期化」の内容を追加で対応下さい。    ・SCU (Snoop Control Unit) ...

Intel:Linux カーネルをデバッグする際に、以下のメッセージが表示されエラーになります。どの様なことが考えられますか?

<エラー・メッセージ> ─────────────────────────────────────────────  エラー (CMD685-IMG54):   ! "vmlinux" のシンボルロードに失敗しました  ! DWARF デバッグ情報のロード要求に失敗しました: セクション .debug_info、オフセット 0x49481 ──...

Cyclone V SoC の HPS 内蔵 DMAC を利用しています。DMA 転送の転送完了イベントを有効にして実行したところ、DONE 割り込みが転送完了前に発生してしまうのですが、対策方法はありますか?

デバイス : Cyclone V カテゴリ : SoC DMAC 用のマイクロコードをプログラムする際に、完了イベント発行 (DMASEV) の前に、書込み用のメモリバリアー命令 (DMAWMB) を実行することで対策してください。 ARM のドキュメンにも、同対策方法が記載されています。    http://infocenter.arm.com/help/topi...

Intel:SoC EDS (DS-5 Intel SoC FPGA Edition) の評価ライセンスはありますか?

SoC EDS の評価ライセンスは、30日間の無償評価が可能です。 入手方法については、下記 URL リンクをご参照ください。http://ds.arm.com/altera/

Intel:SoC FPGA において u-boot を使用し、Hard Processor System (HPS) から FPGA をコンフィギュレーションする手順を教えてください。

対象バージョン : Quartus II v13.1 【 事前準備 】   (1) SD カードの作成     アルテラ SoC EDS に格納される SD カード・イメージを Win32DiskImager で     SD カードに書き込みます。     書き込み先...

Intel:ARM コアから FPGA をコンフィギュレーションするには、MSEL を FPP16 / FPP32 に設定する必要がありますが、この時のピン処理方法を教えてください。

各デバイス毎に用意されているデバイス・ピン接続ガイドライン(Device Pin Connection Guidelines)のピン処理方法で構いません。ARM コア側からデータを書き直すため、起動時にコンフィギュレーションが失敗していても問題になることはありません。 詳細は、デバイス・ピン接続ガイドラインをご参照ください。 https://www.altera.co.jp/sup...