該当件数 237

FPGA ファブリックから f2h_sdram0_data ポートにアクセスできません。必要な設定はありますか?

特に特別な設定は必要ありません。 ただし、FPGA ファブリックから f2h_sdram0_data ポートへのアクセスは、Quartus II v13.0SP1 からのサポートなります。 旧バージョンでシステムを生成されている場合は、Quartus II v13.0SP1以降の Qsys で再生成を行い、デザインの再コンパイルを実施してください。なお、上記で生成されたハンドオフ・ファイル...

アルテラ SoC の Hard Processor System (HPS) の入力クロックに関する設定が Qsys HPS IP にありません。どのように設定すればよいでしょうか?

ツール:Quartus® IIツール・バージョン: 13.0 / 13.0SP1 / 13.1 Qsys の設定項目に HPS の入力クロックに関する項目はありません。 HPS の入力クロックは専用ピンになっているため、ボード上で OSC1にクロックを入力してください。 詳細については、各デバイスのデバイス・ハンドブック内 『Clock Manager』 を併せてご参照ください。

アルテラ SoC の Hard Processor System (HPS) 内にある QSPI コントロ ーラの動作周波数と、サポートする QSPI デバイスの動作周波数はいくつでしょうか?

対象バージョン: Quartus II v13.0 / v13.0 SP1 / v13.1 Preloader のデフォルト設定では、   QSPI コントローラ: 400MHz   QSPI デバイス: 50MHz で動作します。 ※ 注意 ※   Boot ROM の内部にあるソフトウェア (Preloader の読み出し) にて設定される QSPI デ...

アルテラ SoC の Hard Processor System (HPS) におけるコールド・リセ ットとウォーム・リセットはどのように使い分ければよいで しょうか?

仕様に依存します。  一例をご紹介します。   コールド・リセット (nPOR) はシステム全体のリセット   ウォーム・リセット (nRST) はARM コアのみをリセット (※ コア以外もリセットされます)

アルテラ SoC の Hard Processor System (HPS) 内にある PLL の出力クロ ックが期待通りの周波数になりません。対処方法を教えてください。

対象バージョン: Quartus II v13.0 / v13.0SP1 / v13.1 アルテラ SoC の HPS 入力クロックは、OSC1から入力します。 しかし、25MHz 以外のクロックを使用した場合、Preloader が設定する PLL の分周比に誤りがあり、期待通りの周波数を生成することができません。 【原因】   Preloader 生成時に OS...

アルテラ SoC Hard Processor System (HPS) と GPIO 用のレジスタ割り当てを教えてください。

カテゴリ:SoCアルテラ SoC HPS GPIO 用のレジスタは、全部で3本用意されていて、下記のように割り付けられて います。 GPIO0 - GPIO muxes 0:28 - correspond to register bits 0:28 GPIO1 - GPIO muxes 29:57 - correspond to register bits 0:28 GPIO2 - GPIO...

Helio ボードに接続するデバッガとして、WIND RIVER 社の「Wind River Probe」は利用可能でしょうか?

カテゴリ:SoCツール:-デバイス:Cyclone® VWIND RIVER 社の「Wind River Probe」は利用可能です。WIND RIVER 社にて Helio ボードでの動作確認が取れております。注意点としまして、デバッガと Helio ボードを接続するためには、変換コネクタが必要となります。詳細は、WIND RIVER 社へお問い合わせ下さい。

Hard Processor System (HPS) のソフトウェアにおいて、キャッシュとメイン・メモリの同期のためにキャッシュの書き戻しを行いたい場合、使用すべき HWLib の API はどれでしょうか?

カテゴリ : SoC キャッシュの内容を DDR 等(メモリ)に反映させる場合に使用する API は、以下のいずれかとなります。    - ALT_STATUS_CODE alt_cache_system_clean (void * vaddress, size_t length);    - ALT_STATUS_CODE ...

HWLib を利用していますが、Accelerator Coherency Port (ACP) ID Mapper の設定用 API を呼び出すと、結果がエラー (ALT_E_BAD_ARG) になってしまいます。 対処方法を教えてください。

 対象バージョン : SoC EDS v13.1 (patch0.02)  対象API : alt_acp_id_map_fixed_read_set()カテゴリ : SoC 本件は、HWLib の既知問題です。 SoC EDS v14.0.2 で以下のように修正されていますので、SoC EDS v14.0.2 以降のツールにアップデートしてく...

HWLib を利用していますが、Accelerator Coherency Port (ACP) ID Mapper の設定以外に必要となる設定事項を教えてください。

現在の設定  Cache : L2/L1 有効  SCTLR, ACTLR : SMPモードON, FWモードON  MMU : Section クラスの TLB ファイルで静的マップカテゴリ : SoC ACP を利用する際には、以下 2 点の設定が必要となります。  1. 「 Snoop Control Unit (SCU) の初期化 」 以下...