Intel:双方向ピンを使用したいと考えています。 VHDL で記述したいのですが、どのように記述すれば良いでしょうか?

2015.03.01

双方向ピンを使用したいと考えています。 VHDL で記述したいのですが、どのように記述すれば良いでしょうか?
下記に記述例を示しますので、Modify してご使用ください。
a , b 及び c は通常 Logic に接続されます。

**************
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;

ENTITY TOP2 IS
PORT (
  a   :  IN STD_LOGIC;  -- Output Data Signal (to INOUT pin)
  en :  IN STD_LOGIC;  -- Output Enable Signal
  b   :  INOUT STD_LOGIC;  -- INOUT Port
  c   :  OUT STD_LOGIC  -- Input Signal (from INOUT pin)
  );
 END TOP2;
 
ARCHITECTURE rtl OF TOP2 IS
BEGIN
 b <= a WHEN en = '1' ELSE 'Z';
 c <= b ;
END rtl;
**************

関連技術情報・FAQ


関連タグ

技術情報