Intel:SoC FPGA を使用する際に Hard Processor System (HPS) から FPGA をコンフィギュレーションする際の注意点を教えてください。

カテゴリ:SoC
ツール:Quartus® Prime / SoC EDS
デバイス:-


HPS と FPGA はブリッジと呼ばれるポート(AXI バス or Avalon バス)を介して接続されます。
FPGA のコンフィギュレーションの際にはブリッジを一旦 Disable にする必要があります。
また、下記の Knowledge Database に記載がある通り、FPGA2SDRAM ポートの有効化については特に注意する必要があります。

How can I enable the FPGA2SDRAM bridge on Cyclone V SOC and Arria V SOC devices?
https://www.intel.com/content/www/us/en/programmable/support/support-resources/knowledge-base/embedded/2016/how-and-when-can-i-enable-the-fpga2sdram-bridge-on-cyclone-v-soc.html





関連タグ