Intel:Arria® 10 SoC で Hard Processor System (HPS) 側に接続されている DDR メモリをデバッグする方法はありますか?

カテゴリ:外部メモリ・インタフェース
ツール:Quartus® Prime
デバイス:Arria® 10


HPS 側のメモリを検証する際は FPGA 側でメモリ IP を作成して HPS 側のメモリに対するピン配置をします。
メモリが DDR4 の場合、設定を有効にすれば Emif tool kit を使うことができます。

DDR3 の場合は HDL や設定に手を加える必要があります。
Arria 10 SoC デバイスにて DDR3 で EMIF ToolKit を使用するには下記の作業が必要です。

1. Example Design 生成
  • Example Design タブのターゲットの開発キット で Arria 10 GX DDR3 HiLo を選択
  • プリセットでも同じものを選択し Apply を押して設定を反映させる
  • Diagnostics タブで Add EMIF Debug Interface を選択
  • データ幅やボード・スキューなどのメモリ・パラメータの値を合わせる
  • Generate Example Design をして Example Design 作成

2. Example Design のプロジェクトの編集
  • ピン配置に合わせて QSF ファイルを編集
  • ed_synth_top.sv ファイルの信号を ed_synth.v ファイルの信号からコピーする(ed_synth_top.sv は GX のプリセットの設定になっているので、使用する信号にパラメータを合わせる)
  • QSF ファイルのデバイス設定を確認してコンパイル



関連タグ