Article header library 124157  1

WEBENCH®の使い方-クロック設計-基礎

WEBENCH® Clock Architectは、Texas Instruments社(以下TI社)が提供するクロック製品向け設計支援ツールで、システム要件に合わせたクロック・ツリーの迅速設計を可能にします。また、要件に合わせたクロック・ツリー提供だけでなく、ICの実性能にマッチした出力クロックのジッター特性、位相ノイズまで、包括的なシミュレーションまで提供しています。

本記事ではWEBENCH® Clock Architectを初めてご使用になる方向けに基本的な使用方法を解説します。実際にTI社クロック製品を例に、システム要件は決定しているが最適なデバイスがわからない!という方を想定し、WEBENCH® Clock Architectを体験する内容になっています。

ぜひ一緒に触っていただきながら、基本的な使い方をマスターしましょう。

WEBENCH® Clock Architectは、どんな場面で役に立つ?

クロック製品の設計で必ず考慮しなければならないのが、ジッター特性と位相ノイズです。実機で測定するまではジッター特性や位相ノイズ値の予測が難しいため、試作基板での実測後に、周辺部品などの調整をされるケースが多いかと思います。

Article header library 124157 pic01  3

WEBENCH® Clock Architect の活用フェーズ

WEBENCH® Clock Architectを使用すると、ジッター特性や位相ノイズの値をシミュレーションで予測することができます。設計に着手する前の段階でシミュレーションが可能なため、その結果を設計段階から実機測定、定数調整の段階において活用して頂けます。さらに選定においても要件を満たす最適なデバイスを紹介してくれるので、あらゆる場面で時間短縮につながります。

それでは、まずWEBENCH® Clock Architectを始めるときの手順をご紹介していきます。

WEBENCH® Clock Architectを始めよう!

まずは仕様を入力

TI社オフィシャルサイトのトップページにWEBENCH®のウィジェットが見えます。こちらから仕様を入力し、WEBENCH®の画面を立ち上げます。

1. 縦に並んでいる製品カテゴリタブの中から、クロックツリーのイラストがある"クロック"をクリック
2. 周波数要件の設定画面で、仕様を入力
3. "設計を開始"をクリック

Article header library 124157 pic02  1

TI社オフィシャルサイト トップページとWEBENCH®ウィジェット

立ち上がったWEBENCH®の画面左側にある、"Clock Design Entry"から詳細なシステム要件を設定します。設定の内容を変更する場合は、表のセルをクリックして行います。

4. 入力周波数を入力
5. 出力周波数・出力タイプ・出力本数を入力
6. 設定が完了したら、"Generate Solutions"をクリック

今回シミュレーションする仕様要件は以下とします。
  • 入力周波数:25MHz(LVCMOS)
  • 出力周波数:100MHz×4(LVDS) / 125MHz×2(LVDS) / 156.25MHz×2(LVDS)

Article header library 124157 pic03  1

"Clock Design Entry"で仕様を入力

[さらに追加情報!]
入力数や出力数を増やす場合は"Add"をクリックすることで追加できます。

製品を選ぼう

先ほど入力した仕様を満たすデバイスが画面右側の"Solution List"にリストアップされます。リストは項目別にソートができ、デバイスコスト(Cost)・実装面積(Area)・消費電流(Current)・ジッター(Jitter)の値が表示されます。今回は実装面積とジッターを考慮した製品を選びたいと思います。

7. 実装面積が小さい順に並べ替えるため、"Area(mm2)"をクリック
8. 実装面積が最小の49(mm2)が2つヒットし、Jitter(fs)がより小さいもの、"LMK03318"をクリック

Article header library 124157 pic04  1

"Solution List"で"LMK03318"をクリック

"Solution List"の上部に"LMK03318 "のクロック・ツリーが表示されました。

9. "Open design"をクリックして、シミュレーションページを開く

Article header library 124157 pic05  1

"Open Design" をクリック

シミュレーションページが開きました。

Article header library 124157 pic06  1

CLOCK ARCHITECT SIMULATION

入力クロックの位相ノイズを設定

次に、入力クロック(リファレンスクロック)の位相ノイズを設定します。こちらを設定することで、より実測結果に近い出力クロックのジッター・位相ノイズ値を算出することが可能になります。

10. "Enter Custom Phase Noise for Reference or VCO/VCXO"をクリックして、入力画面を立ち上げる

Article header library 124157 pic07  1

"Enter Custom Phase Noise for Reference or VCO/VCXO" をクリック

位相ノイズを入力するために、編集可能な行を追加します。設定の内容を変更する場合は、表のセルをクリックして行います。

11. "Add row"をクリック
12. 入力クロックの位相ノイズを入力
13. 設定が完了しましたら、"Set custom phase noise"をクリック

今回は下図のとおり位相ノイズを設定しました。入力クロックの位相ノイズはご使用の水晶振動子の仕様書に掲載されていますので、そちらを参考にしてください。

Article header library 124157 pic08  1

入力クロックの位相ノイズを設定

...と、ここまでは準備でした。
次からはWEBENCH® Clock Architectのシミュレーションページを徹底解説します。

ジッター特性や位相ノイズをとにかく簡単シミュレーション!

Article header library 124157 pic16  1

ジッター特性や位相ノイズのデータ取りに苦労されていませんか?クロック製品の設計で必要な情報は、WEBENCH® Clock Architectのシミュレーション機能を使用すると、簡単にデータ収集が可能です。

シミュレーションツールでは2種類のタブがあります。
  • Outputs(出力クロックの位相ノイズ結果)
  • LoopFilter(出力クロックのループフィルタ 設定・結果)

簡単なのに豊富なシミュレーション結果が満載の各ツールを見ていきましょう。

Outputs:出力クロックの位相ノイズ結果

"Outputs"タブでは位相ノイズのシミュレーション結果を、「値」と「グラフ」で確認ができます。
このツールをスムーズに使用するための、"流れ" をご説明します。

まずは結果を、「値」で確認

  1. A枠内上部で、位相ノイズのオフセット周波数範囲が設定可能
    ※オフセット周波数の測定条件は、基本的に12kHz to 20kHzとなります。これは一般的なジッター・位相ノイズの測定環境値です。必要があればこちらで変更可能です。
  2. A枠内下部で、RMSジッター・フロアーノイズ・SNRを、「値」で確認
  3. B枠内で、1で設定したオフセット周波数範囲で、さらに詳細な周波数帯毎の位相ノイズを、「値」で確認
  4. C枠内で、出力クロック要件に合わせた内部PLLの分周比を、「値」で確認

Article header library 124157 pic09  1

結果を「値」で確認

次は結果を、「グラフ」で確認

  1. D枠内で、 横軸:オフセット周波数、縦軸:位相ノイズにした特性を、「グラフ」で確認
    • Total:下記すべての特性を考慮した位相ノイズ
    • REF:入力クロックの位相ノイズ
    • PLL:IC内部PLLの位相ノイズ
    • LOOPFILTER:ループフィルターの位相ノイズ
      ※もう一つのタブで設定した値が反映されます。
    • VCO:IC内部VCOの位相ノイズ
    • CLKOUT0:出力クロックの位相ノイズ

Article header library 124157 pic10  1

結果を「グラフ」で確認

以下はグラフをカスタマイズするときに参考にして頂けます。

  1. E枠内で、シミュレーションするオフセット周波数の範囲が設定可能
    D枠に出力されるグラフの横軸(オフセット周波数)範囲と連動します。
  2. F枠内で、D枠グラフの縦軸、横軸それぞれの最小値、最大値を設定可能
    D枠の軸範囲と連動します。
  3. D枠内で、グラフ上部にバーがあり、2つの "▼" を左右に移動させると、位相ノイズのオフセット周波数範囲を、グラフを見ながら自由に設定可能
    A枠内の位相ノイズ範囲と連動し、ジッター・ノイズ値も再計算されます。

Article header library 124157 pic11  1

「グラフ」をカスタマイズ

LoopFilter:出力クロックのループフィルタ 設定・結果

LoopFilterタブではループフィルタの設定変更ができ、また設定の結果を、「ループフィルタ回路」と「ボード線図」で確認ができます。
こちらも、スムーズに読むための "流れ" をご説明します。

まずは結果を、「ループフィルタ回路」で確認

  1. G枠内で、出力クロック要件に合わせて構成されたループフィルタ回路を確認
  2. H枠内で、G枠ループフィルタ回路にある推奨部品の定数を確認

Article header library 124157 pic12  1

結果を「ループフィルタ回路」で確認

次は結果を、「ボード線図」で確認

  1. I枠内で、 横軸:オフセット周波数、縦軸:ゲイン値に取り、特性を「ボード線図」で確認
  2. J枠内では、I枠ボード線図の縦軸、横軸それぞれの最小値、最大値を設定可能
    I枠の軸範囲と連動します。

Article header library 124157 pic13  1

結果を「ボード線図」で確認

必要に応じて、ループフィルタの設定を変更

  1. K枠で、"Auto" のチェックを外すと、Filter周波数や位相余裕が変更可能
    H枠の推奨部品の定数とI枠のボード線図と連動します。

Article header library 124157 pic14  1

Filter周波数・位相余裕を変更

  1. G枠内の "Advanced" をクリックすると、G枠内でチャージポンプゲイン・VCO ゲイン・VCO周波数が、H枠内で推奨部品の定数が変更可能
    部品の定数制限がある場合にも活用できます。
    変更した内容は、K枠、H枠、I枠と連動します。

Article header library 124157 pic15  1

チャージポンプゲイン・VCO ゲイン・VCO周波数・推奨部品の定数を変更

最後に

WEBENCH® Clock Architectの使い方をご紹介しましたが、いかがでしたでしょうか。TI社クロック製品をご検討・ご設計の方はぜひWEBENCH®のシミュレーション機能を使ってみてください。

WEBENCH® を使ってみよう

WEBENCH® をお使いになる場合、事前にmyTIにご登録頂く必要があります。
myTIのご登録はこちら

おすすめ記事/FAQはこちら

商品の購入はこちら

関連タグ