Article header library fpga article  3

インテル® FPGA の開発フロー/FPGA トップページ

こんにちは。皆さんのなかには、インテルの FPGA を使用する時に、何から始めたら良いか悩んだ方はいませんか?

下の図は FPGA / CPLD の開発フローです。この流れで FPGA の開発を進めていきます。このページでは、インテルの FPGA / CPLD の一般的な開発フローを説明し、皆さんに各開発フェーズで参照してほしい情報を紹介しています。

そもそも、FPGA って何?と思っている方は、まず、こちらをご覧ください。


インテル® FPGA の開発を行うには、インテル® Quartus® Prime 開発ソフトウェアを使用します。Quartus® Prime の基本的な操作フローを簡易的に理解したい方は、こちらをご覧ください。


↓各開発フェーズをクリックすると、該当箇所へジャンプします。
1.準備
2.機能仕様の検討
3.論理回路の設計
4.論理シミュレーション
5.制約の設定
6.コンパイル
7.タイミング検証
8.プログラミング
9.実機検証
10.量産

1. 準備

対応状況の確認

FPGA / CPLD を使用して開発する前に、用意すべき開発環境について調べましょう。

開発する FPGA / CPLD のファンクションや採用するデバイスによって、使用する開発ソフトウェアが異なります。ちなみに、開発ソフトウェアのことを「ツール」と呼んだりします。ツールをインストールする PC の OS や搭載するメモリ容量なども、事前に確認しましょう。

<サポート対応表>


PC に搭載するメモリ容量は、開発する FPGA / CPLD によって異なります。詳細は、リリース・ノートに書かれています。(リリース・ノート内を Memory Recommendations で検索すると、見つけやすいです。)

<リリース・ノート>

開発ツールに関する情報を確認したら、インテル の Web サイトから各種ツールをダウンロードできます。ダウンロードをするには マイ・インテル へサインインする必要があります。アカウントを持っていない場合は、アカウントを作成しましょう!


マイ・インテル へサインインできたら、ダウンロード・センター から必要なツールをダウンロードします。実際にダウンロードする前に、使用するツールやエディションを確認しましょう。インテル® Quartus® Prime 開発ソフトウェアのバージョンやエディションによって、サポート Windows® OS やデバイスが異なります。詳細は、下記の資料を参照してください。(ちなみに、バージョン 15.0 以前は Quartus® II という名称でした。)

また、開発ツールにはライセンスが必要な有償版とライセンスが必要ない無償版があります。サポートするデバイスや機能に違いがあります。

<エディション比較>

ダウンロード

Article header library 109705 pic02  2

ツールのダウンロードについては、以下のページをご覧ください。


インストール

Article header library 109705 pic03  2

インストールしたいツールのインストール・ファイル(インストーラ)をダウンロードしたら、次はインストールです。各アルテラ・ツールのインストール方法がわからない場合は、こちらをご覧ください。(Nios® II エンベデッド・プロセッサを使用する場合は Nios® II ソフトウェア・ビルド・ツール(Nios® II SBT)も必要ですが、Nios® II SBT は Quartus® Prime のインストールと同時に自動的に行われます。)


ライセンスの設定

Article header library 109705 pic04  2

ツールのインストールが済んだら、ライセンスの設定を行います。但し、無償で使用できるツールやエディション(Quartus® Prime ライト・エディションや ModelSim® - Intel® FPGA Starter Edition など)は、ライセンス設定せずに使用できます。
ライセンスの生成や更新作業などは、インテルの Web サイト上でマイ・インテルへサインインして、ライセンス・センター内で行います。詳しくは、こちらをご覧ください。


ライセンス・ファイルを取得したら、ライセンスを設定してツールを使用できるようにしましょう。インテル® FPGA のライセンスには Fixed ライセンスFloating ライセンス の 2種類がありますが、それぞれ設定方法が異なります。




2. 機能仕様の検討

FPGA / CPLD に実装する機能の仕様を検討し、ブロック図や仕様書を作成します。机上で検討したり、Quartus® Prime / Quartus® II を使って簡単なデザイン(回路)を作成してみたりして、実装したい機能が実現可能かどうかを十分に検討していきます。

なお、信頼性の高い論理回路を構築するには、FPGA や CPLD を RTL 設計していく上でポイントとなるデザイン・テクニックの基本を学ぶことが重要です。論理回路の設計をする前に、FPGA / CPLD ユーザ必見の記事を紹介します。(タイミング制約しやすいので、特に、FPGA / CPLD には同期設計を推奨しています。タイミング制約については、5. 制約の設定 をご覧ください。)

[RTL 設計ビギナー必見] シリーズ記事

さて、FPGA の具体的な検討を進めるにあたって、事前に確認しておいてほしい資料や記事を紹介します。

FPGA の選定

コンフィギュレーション

  • FPGA のコンフィギュレーション (近日公開予定)

電源

消費電力の見積もり

ボード・シミュレーション

3. 論理回路の設計

Quartus® Prime / Quartus® II は、Verilog HDL や SystemVerilog、VHDL などのハードウェア記述言語(HDL)による設計をサポートしていると共に、回路図による設計もサポートしています。また、Quartus® Prime / Quartus® II は HDL と回路図が同一プロジェクト内で混在していても大丈夫です。

Quartus® Prime / Quartus® II を使用してFPGA / CPLD の開発を始めるには、まずプロジェクトを作成する必要があります。プロジェクトを作成後に HDL や回路図でデザイン(回路)を作成していきますが、回路図で設計したい場合は、下記の資料を参照してください。

<Quartus® はじめてガイド>-初級ユーザ向けの資料
<Quartus® ステップアップ・ガイド>-中級ユーザ向けの資料
Qsys は Quartus Prime v17.1 から Platform Designer へ名称変更されました。【TIPS】 参照

IP の情報

インテルやサード・パーティから、様々な Intellectual Property (IP) が FPGA 向けに提供されています。IP を使う方は参考にしてください。




Nios® II の情報

Nios® II プロセッサをデザインに実装する方は、こちらの資料や記事を参考にしてください。



SoC FPGA の情報

ARM® コア内蔵の SoC FPGA を使用する方は、こちらの資料や記事を参考にしてください。



  • SoC FPGA とは? (インテル)

OpenCL™ の情報

インテル® FPGA SDK for OpenCL™ を使用する方は、こちらの資料や記事を参考にしてください。



High Level Synthesis (HLS) の情報

インテル® HLS コンパイラを使用する方は、こちらの資料や記事を参考にしてください。





HDL による設計が初めての方

ハードウェア技術言語(HDL)の記述方法がわからない方は、テキストと演習問題で学習できるコンテンツを用意しています。これを習得すれば、最低限の記述ができるようになります。是非、ご覧ください。


4. 論理シミュレーション

設計が終わったら、論理シミュレーションで論理的な検証を行います。シミュレーションは ModelSim® - Intel®  FPGA Edition などの RTL シミュレータを使用しますが、Quartus® Prime / Quartus® II でサポートしていた回路図を RTL シミュレータではサポートしていません。Quartus® Prime / Quartus® II の回路図から HDL に変換する方法は、「Quartus® はじめてガイド - 回路図エディタの使い方」を参照してください。

<Quartus® はじめてガイド>-初級ユーザ向けの資料

5. 制約の設定

RTL シミュレーションが終わったら、ピン配置やデバイスの設定、各種の制約を行うことになります。コンパイルする前には、必ず必要な設定や制約を行ってください。

<Quartus® はじめてガイド>-初級ユーザ向けの資料
Quartus® ステップアップ・ガイド>-中級ユーザ向けの資料

6. コンパイル

各種設定や制約が完了したら、コンパイルを行います。フル・コンパイルでは論理合成や配置配線、タイミング解析、プログラミング・ファイルの作成を行います。コンパイルが終わったら、コンパイル・レポートを必ず確認してください。

<Quartus® はじめてガイド>-初級ユーザ向けの資料
Quartus® ステップアップ・ガイド>-中級ユーザ向けの資料

7. タイミング検証

コンパイル・レポートと同時にタイミング解析の結果も確認します。コンパイル・レポート上のタイミング解析結果はサマリー情報だけですので、詳細な結果を確認するには TimeQuest タイミング・アナライザを使用します。

<Quartus® はじめてガイド>-初級ユーザ向けの資料

8. プログラミング

ここまで来たら実機デバッグをすることになりますが、FPGA / CPLD やコンフィギュレーション・デバイスにデータを書き込む時には Quartus® Prime / Quartus® II の Programmer を起動して、インテル® FPGA ダウンロード・ケーブル(USB-Blaster™ II や USB-Blaster™ など)を介してデバイスへ書き込みを行います。

<Quartus® はじめてガイド>-初級ユーザ向けの資料
Quartus® ステップアップ・ガイド>-中級ユーザ向けの資料
<プログラミングについてもっと知りたい方>

USB-Blaster™ II や USB-Blaster™ のドライバーが当たっていない場合は、こちらの TIPS をご覧ください。


ダウンロード・ケーブルに関する情報やトラブルに遭遇したら、こちらをご覧ください。


9. 実機検証

評価用基板の電源を再投入し、コンフィグレーション・デバイスから FPGA にデータが正常に転送されれば、FPGA の動作を確認するフェーズに入ります。

<Quartus® はじめてガイド>-初級ユーザ向けの資料

※ SignalTap® II は Quartus Prime v17.1 から Signal Tap へ名称変更されました。【TIPS】 参照

10. 量産

実機検証が完了すれば、量産へ移行することができます。


おすすめ記事/資料はこちら

おすすめ FAQ はこちら

おすすめセミナー/ワークショップはこちら

自席で体験! インテル® FPGA Seminar In a Box

Article header library sib c10lp thumb  2

インテル® FPGA 搭載の評価ボードを 2週間レンタルでき、簡単に自席でインテル® FPGA の開発フローを体感することができます。演習マニュアルや演習データも提供しますので、自由な時間に演習することができます。

インテル® Cyclone® 10 LP FPGA Seminar In a Box
インテル® SoC FPGA Seminar In a Box

関連タグ