Article header hw ip header  16

AES 暗号コアIP

2017.05.09

様々なモードでのAES暗号を実現

概 要

AES暗号コアIPは、高スループット暗号製品向けのハードウェア暗号コアです。高速ガロア体乗算エンジンを採用しているため、高速の暗号化を要求される製品に適しています。
また、NIST AES Algorithm Validation(http://csrc.nist.gov/groups/STM/cavp/documents/aes/aesval.html)にCert No 1848として認証登録されており、様々な暗号モードに対応しています。

特 長

  • NIST FIPS-197に準拠
  • NIST Special Publication SP-800-38A、SP800-38Cに準拠
  • NIST AES Algorithm Validation認証済(Cert No 1848)
  • AES暗号モード:ECB/CBC/CTR/CCM

仕 様

Article header aes%20%e6%9a%97%e5%8f%b7%e3%82%b3%e3%82%a2ip  1

対応デバイス

  • MAX® 10
  • Cyclone® IV/V
  • Arria® V
  • Stratix® IV/V
    (※その他のデバイスの対応状況については、お問い合わせください)

提供物

  • 暗号化RTL(Verilog HDL)
  • ユーザーズマニュアル

ロジックリソース

Article header aes%20%e6%9a%97%e5%8f%b7%e3%82%b3%e3%82%a2ip2  1

※ 上記の値は、実装例に基づく回路規模の概算値です。お客様のシステム構成や合成パラメータにより変動する場合があります。詳細については、お問い合わせください。