Article header hw ip header  15

PCI (Master/Target, 32bit) IP

2017.05.09

PCI (Master/Target, 32bit) IP

概 要

PCI IPは、マスター/ターゲットまたはターゲットデバイス機能をサポートしています。ユニバーサルなユーザーインタフェース構成になっているため、PCIのプロトコルを意識せずにユーザー回路と接続可能です。
また、PCIインタフェースデバイスがディスコンなどで入手できなくなった場合に、本IPをFPGAに実装することで置き換えが可能です。

特 長

  • PCI Local Bus Specification Revision 2.3に準拠
  • マスター/ターゲット または ターゲット デバイス機能をサポート
  • バースト転送/プリフェッチ転送をサポート
  • 32bit対応、33MHz対応
  • 割り込み、システムエラー、パリティエラー対応

仕 様

Article header pci%20%28mastertarget32bit%29%20ip1  1

対応デバイス

  • Cyclone® III/IV/V
    (※その他のデバイスの対応状況については、お問い合わせください)

提供物

  • RTL(Verilog HDL)
  • シミュレーション環境(ModelSim用)
  • ユーザーズマニュアル

ロジックリソース

Cyclone® III
  • Total logic elements :2,133 LE
  • Total registers :1,181
  • Total memory bits :0

システム構成例

Article header pci%20%2832bit%29%20ip  2

  • PCI IPによって、PCIカードとコントローラボード間のコマンド送受信を制御
  • コントローラボードからのコマンドに対し、メモリまたは外部I/Oとして動作