Article header hw ip header  13

Graphic Controller IP

2017.05.09

2Dグラフィックの描画と表示を低コストで実現

概 要

Graphic Controller IPは入力画像とグラフィックをリアルタイムに合成するIPです。
システム起動時のロゴ、メニュー画面や文字等のOSD表示機能を簡単に実現できます。

特 長

  • 1層の背景画像(入力画像)、最大4層のグラフィックレイヤによる画面合成機能
  • レイヤ間のオーバーレイ、αブレンディング(透過度を指定した画面合成)機能
  • 最大65536色登録可能なカラーパレット機能
  • 矩形描画、ライン描画機能
  • 合成するグラフィックには、事前に作成したもの、本IPの描画機能で作成したものを使用可能
  • Bit-BLT機能(VRAM内でのグラフィックデータ転送機能)
  • 外部メモリ等に保存されたグラフィックデータをVRAM内に展開するDMA機能
  • Avalonインタフェースに準拠したことにより、Qsysへの容易な取り込みを実現

仕 様

Article header graphic%20controller%20ip1  1

対応デバイス

  • Cyclone® IV/V
  • Arria® V
  • Stratix® IV/V
    (※その他のデバイスの対応状況については、弊社営業までお問い合わせください)

提供物

  • 暗号化RTL(Verilog HDL)
  • ユーザーズマニュアル

ロジックリソース

共通設定: 1カラープレーンあたりのビット数=8、レイヤ数=4、メモリコントローラとのインタフェースバスサイズ=128bit

Article header graphic%20controller%20ip2  1

※上記の値は、実装例に基づく回路規模の概算値です。お客様のシステム構成により変動する場合があります。

FPGA構成例

Article header graphic%20controller%20ip3  2