Article header hw ip header  11

Image Processing Function Suite

2017.05.09

基本的な画像処理IPをまとめて提供

概 要

Image Processing Functional Suite(以下IPFS)は、画像スケーリングやフォーマット変換といった、様々な画像処理機能ブロックを提供します。これにより、Intel® FPGAを使用した画像処理アプリケーションを容易に開発できるようになります。IPFSは、Intelが提唱するAvalonインタフェースに準拠しているので、Qsysを使うことで、お客様それぞれの用途に合わせた画像処理回路を短期間で開発できるようになります。

特 長

下記の機能ブロックを1パッケージとして提供します。


機能ブロック名機能概要
Simple Frame Buffer
  • シンプルなフレームバッファ
Image Scaler
  • 画像のスケーリング
  • スケーリングレート : 1/64~64倍
  • 補間フィルダ方式 : Nearest Neighbor、Bi-Linear、Bi-Cubic、Gaussian
    • Bi-Cubic、Gaussianは4段階で特性調整可能
  • 入出力画像サイズ : Sub-QCIFサイズ(128×96ピクセル)~4K2Kサイズ(3840×2160ピクセル)
    • フレームレート等は使用するFPGAの動作周波数に依存
Chroma Resampler
  • カラーフォーマット変換:アップサンプリング(422⇒444変換)
                   ダウンサンプリング(444⇒422変換)
  • アップサンプリング方式:最近傍補間、線形補間
Color Space Conversion
  • RGB、YCbCr、YPbPr、CMY等のカラーフォーマット変換(行列演算)
Picture Trimming
  • 画像のトリミング処理
Video Timing Generator
  • Avalon-STからパラレルインタフェース変換
Video Decoder IF
  • パラレルインタフェースからAvalon-ST変換
Picture Combination
  • 複数画像の画面合成、アルファブレンディング

対応デバイス

  • Cyclone® IV/V
  • Arria® V
  • Stratix® IV/V
    (※その他のデバイスの対応状況については、お問い合わせください)

提供物

  • 暗号化RTL(Verilog HDL)
  • リファレンスデザイン(Cyclone IV Dev Kit用)
  • ユーザーズマニュアル、リファレンスマニュアル

ロジックリソース

Article header image%20processing%20function%20suite1  1

※ 左記の値は、回路規模の概算値です。 RGB 24bitの場合の特定パラメータにおける実装例に基づいています。お客様のシステム構成により変動する場合があります。

評価環境

Article header image%20processing%20function%20suite2  2

CategoryProduct NameVendor
Base BoardCyclone® IV GX FPGA Development BoardIntel®
Daughter CardHSMC DVI Digital Video Daughter CardBitec

  • ボード上のSwitchを操作すると、アナモフィック/ピラーボックス/上下カット/パススルーのうち、どの処理を実行するかを選択できます。

Article header image%20processing%20function%20suite3  2